

30398 - Electrónica digital para comunicaciones

Información del Plan Docente

Año académico: 2023/24

Asignatura: 30398 - Electrónica digital para comunicaciones

Centro académico: 110 - Escuela de Ingeniería y Arquitectura

Titulación: 581 - Graduado en Ingeniería de Tecnologías y Servicios de Telecomunicación

Créditos: 6.0

Curso: 4

Periodo de impartición: Primer semestre

Clase de asignatura: Optativa

Materia:

1. Información básica de la asignatura

El objetivo de la asignatura es formar al alumno en los fundamentos del diseño de sistemas electrónicos digitales, mediante lenguaje HDL, con especial énfasis en la aritmética para el procesamiento de señal en los sistemas de comunicaciones. No solo se estudian las bases para implementar con FPGAs sistemas digitales de forma eficiente, sino que se pretende conseguir capacidad de análisis y de diseño.

Se recomienda haber cursado "Sistemas electrónicos con microprocesadores", así como las asignaturas de contenido electrónico digital de los cursos precedentes.

Estos planteamientos y objetivos están alineados con los Objetivos de Desarrollo Sostenible (ODS) de la Agenda 2030 de Naciones Unidas (<https://www.un.org/sustainabledevelopment/es/>), en concreto, las actividades de aprendizaje previstas en esta asignatura contribuirán al logro de las metas 7.2 y 7.3 del Objetivo 7, y de la meta 9.4 del Objetivo 9.

2. Resultados de aprendizaje

El alumno:

Conocerá el proceso de diseño de un sistema electrónico en su parte digital, aplicando una perspectiva descendente, desde el diagrama de bloques jerárquico hasta el producto final.

Será capaz de trabajar sobre un algoritmo en el ámbito del control, la señal y comunicaciones, proponer el particionado del sistema y evaluar la mejor opción dentro del espacio de soluciones.

Sabrán utilizar lenguajes de descripción de hardware para modelar la arquitectura seleccionada, y seleccionar una FPGA adecuada en base a su tecnología, estructura interna y características. Tendrá experiencia en el uso de herramientas CAD de diseño digital para la aplicación al diseño de restricciones, físicas y temporales.

Será capaz de diseñar en HDL bancos de validación funcional para los sistemas digitales diseñados, incluyendo la verificación de las prestaciones alcanzadas, y la validación experimental de los diseños en placas de desarrollo comerciales.

3. Programa de la asignatura

Los contenidos a desarrollar durante el curso incluirán:

1. Diseño de sistemas digitales, y de entornos de validación, utilizando HDL.
2. Restricciones temporales, y físicas, en el diseño digital.
3. Aritmética digital, y codificación en coma fija con HDL.
4. Arquitectura y bloques electrónicos disponibles en el diseño con FPGAs

4. Actividades académicas

Clases magistrales: 30 horas

Sesiones en las que se explicarán los contenidos teóricos. Estos se complementarán con el desarrollo de ejemplos y la resolución de problemas. El tiempo disponible se repartirá al 50% entre presentación teórica y la resolución de problemas.

Prácticas de laboratorio: 30 horas

Diseño, y prueba en FPGA, de pequeños circuitos con aplicación al procesamiento de señal y las comunicaciones. Se utilizarán herramientas CAD, y flujo de diseño, para aproximarse a la metodología de trabajo en la industria.

5. Sistema de evaluación

I. Sistema mixto compuesto de dos actividades de evaluación:

a) Prácticas de Laboratorio (30%)

Se calificarán el trabajo preparatorio previo, el trabajo en el laboratorio, y los informes de prácticas con los resultados de los diseños.

b) Examen teórico-práctico (70%)

Compuesto por cuestiones teórico-prácticas y problemas. Es necesario obtener una puntuación mínima de 4 puntos sobre 10 en esta prueba para superar la asignatura.

II. Sistema simple basado exclusivamente en una única prueba final global evaluación con cuestiones teórico-prácticas y problemas de diseño.