Teaching Guides Query



Academic Year: 2021/22

67236 - FPGA-based digital control for power converters


Teaching Plan Information

Academic Year:
2021/22
Subject:
67236 - FPGA-based digital control for power converters
Faculty / School:
110 - Escuela de Ingeniería y Arquitectura
Degree:
527 - Master's in Electronic Engineering
622 - Master's in Electronic Engineering
ECTS:
6.0
Year:
1
Semester:
622 - First semester
527 - Second semester
Subject Type:
Optional
Module:
---

1. General information

2. Learning goals

3. Assessment (1st and 2nd call)

3.1. Assessment tasks (description of tasks, marking system and assessment criteria)

The final grade for this course is based on the following weighting:

  • Final exam (50 % of grade)
  • Pre-lab work, attendance, attitude, and accomplishment during laboratory session (30 %)
  • Guided assignment and laboratory reports (20 %)

4. Methodology, learning tasks, syllabus and resources

4.1. Methodological overview

The methodology followed in this course is oriented towards achievement of the learning objectives. It is based on participation and the active role of the student that favor the development of communication and decision-making skills. A wide range of teaching and learning tasks are implemented, such as lectures, guided assignments, laboratory sessions, autonomous work, and tutorials.

Students are expected to participate actively in the class throughout the semester.

Classroom materials will be available via Moodle. These include a repository of the lecture notes used in class, the course syllabus, as well as other course-specific learning materials.

Further information regarding the course will be provided on the first day of class.

4.2. Learning tasks

The course includes 6 ECTS organized according to:

  • Lectures (20 hours). Explanation of theoretical contents.
  • Practice sessions (10 hours). Problem-solving and case studies.
  • Laboratory sessions (18 hours).
  • Assignments and homework (40 hours).
  • Autonomous work and study (59 hours).
  • Final exam (3 hours).

4.3. Syllabus

The course will address the following topics:

  • Topic 1. Design with FPGA for switched-mode power electronic converters.
  • Topic 2. Arithmetic and VHDL coding.
  • Topic 3. VHDL modeling of switched-mode power electronic converters for test bench generation.
  • Topic 4. FPGA-based gate signal generation for power electronic converters.
  • Topic 5. Implementation of digital controllers for power electronic converters using high level synthesis tools.

6 laboratory sessions will be carried out to apply the lecture topics in real designs.

4.4. Course planning and calendar

Laboratory sessions will take place every 2 weeks (6 sessions in total) and last 3 hours each.

Further information concerning the timetable, classroom, office hours, assessment dates and other details regarding this course, will be provided on the first day of class or please refer to the EINA website (https://eina.unizar.es).

4.5. Bibliography and recommended resources

Basic bibliography could be found in the library website:

http://psfunizar10.unizar.es/br13/egAsignaturas.php?codigo=60837

 


Curso Académico: 2021/22

67236 - Control digital con FPGA de etapas de potencia


Información del Plan Docente

Año académico:
2021/22
Asignatura:
67236 - Control digital con FPGA de etapas de potencia
Centro académico:
110 - Escuela de Ingeniería y Arquitectura
Titulación:
527 - Máster Universitario en Ingeniería Electrónica
622 - Máster Universitario en Ingeniería Electrónica
Créditos:
6.0
Curso:
1
Periodo de impartición:
622 - Primer semestre
527 - Segundo semestre
Clase de asignatura:
Optativa
Materia:
---

1. Información Básica

1.1. Objetivos de la asignatura

En esta asignatura se pretende formar profesionales que conozcan las técnicas de implementación en FPGA, utilizando herramientas de síntesis de alto nivel (HLS), de algoritmos de control digital de etapas de potencia y que sean capaces de usarlas en aplicaciones reales. Para ello será necesario estudiar tres aspectos fundamentales: las técnicas de modulación y su implementación digital, para generar las señales de disparo de los dispositivos; la implementación en coma fija y coma flotante de reguladores lineales clásicos; y las técnicas de simulación en lazo cerrado de todo el sistema, incluyendo la parte digital y la analógica y de potencia, para verificar las prestaciones del control.

Estos planteamientos y objetivos están alineados con algunos de los Objetivos de Desarrollo Sostenible, ODS, de la Agenda 2030 ( https://www.un.org/sustainabledevelopment/es/) y determinadas metas concretas, de tal manera que la adquisición de los resultados de aprendizaje de la asignatura proporciona capacitación y competencia al estudiante para contribuir en cierta medida a su logro:

  • Objetivo 7: Garantizar el acceso a una energía asequible, segura, sostenible y moderna para todos.
    Meta 7.3. De aquí a 2030, duplicar la tasa mundial de mejora de la eficiencia energética.
  • Objetivo 9: Industria, innovación e infraestructuras.
    Meta 9.4. De aquí a 2030, modernizar la infraestructura y reconvertir las industrias para que sean sostenibles, utilizando los recursos con mayor eficacia y promoviendo la adopción de tecnologías y procesos industriales limpios y ambientalmente racionales, y logrando que todos los países tomen medidas de acuerdo con sus capacidades respectivas.

1.2. Contexto y sentido de la asignatura en la titulación

Los conocimientos proporcionados por esta asignatura permiten abordar la implementación digital en FPGA del control o procesado digital necesario en sistemas que se estudian en otras asignaturas del máster, ya que la tendencia actual para controlar sistemas en tiempo real es la utilización de técnicas digitales.

1.3. Recomendaciones para cursar la asignatura

Se recomienda haber cursado la asignatura obligatoria Sistemas digitales avanzados o tener conocimientos previos de diseño de circuitos digitales mediante metodologías y herramientas basadas en el uso del lenguaje VHDL.

Asimismo, se aconseja al alumno seguir la asignatura, asistiendo y participando activamente en las clases con el profesor, tanto teóricas como prácticas.

2. Competencias y resultados de aprendizaje

2.1. Competencias

Al superar la asignatura, el estudiante será más competente para:

COMPETENCIAS BÁSICAS:

  • CB6. Poseer y comprender conocimientos que aporten una base u oportunidad de ser originales en el desarrollo y/o aplicación de ideas, a menudo en un contexto de investigación.
  • CB7. Que los estudiantes sepan aplicar los conocimientos adquiridos y su capacidad de resolución de problemas en entornos nuevos o poco conocidos dentro de contextos más amplios (o multidisciplinares) relacionados con su área de estudio.
  • CB10. Que los estudiantes posean las habilidades de aprendizaje que les permitan continuar estudiando de un modo que habrá de ser en gran medida auto dirigido o autónomo.

COMPETENCIAS GENERALES:

  • CG1. Capacidad para el modelado físico-matemático, cálculo y simulación en centros tecnológicos y de ingeniería, particularmente en tareas de investigación, desarrollo e innovación en ámbitos relacionados con la Ingeniería Electrónica y campos multidisciplinares afines.
  • CG2. Capacidad para proyectar y diseñar productos, procesos e instalaciones en el ámbito de la Ingeniería Electrónica.
  • CG4. Capacidad para abordar con garantías la realización de una tesis doctoral en el ámbito de la Ingeniería Electrónica.

COMPETENCIAS ESPECÍFICAS:

  • CE02. Capacidad de concebir y desarrollar sistemas digitales avanzados basados en dispositivos programables, dispositivos lógicos configurables y circuitos integrados, con dominio de las herramientas de descripción de hardware.
  • CE04. Capacidad de especificar, caracterizar y diseñar componentes y sistemas electrónicos complejos en aplicaciones industriales y domésticas.

2.2. Resultados de aprendizaje

El estudiante, para superar esta asignatura, deberá demostrar los siguientes resultados:

  • Aplica los conocimientos adquiridos para seleccionar una FPGA para un diseño dado en función de sus recursos hardware.
  • Diseña en VHDL moduladores digitales para las diferentes etapas de potencia.
  • Diseña reguladores lineales digitales utilizando aritmética en coma fija y coma flotante con herramientas de síntesis de alto nivel (HLS).
  • Conoce las metodologías basadas en herramientas de síntesis de alto nivel (HLS) para implementar diseños digitales complejos en FPGA.
  • Verifica funcionalmente el diseño mediante simulación en lazo cerrado del control digital y de la etapa de potencia.

2.3. Importancia de los resultados de aprendizaje

Los conocimientos, aptitudes y habilidades adquiridos a través de esta asignatura, junto con los del resto del Máster Universitario en Ingeniería Electrónica, deben permitir al estudiante desarrollar las competencias anteriormente expuestas, así como abordar con garantías la realización de una tesis doctoral en el ámbito de la aplicación de técnicas digitales para el control de etapas de potencia, o desempeñar adecuadamente una labor profesional en el mencionado ámbito.

3. Evaluación

3.1. Tipo de pruebas y su valor sobre la nota final y criterios de evaluación para cada prueba

El estudiante deberá demostrar que ha alcanzado los resultados de aprendizaje previstos mediante las siguientes actividades de evaluación:

La asignatura se evaluará en la modalidad de evaluación progresiva mediante las siguientes actividades:

1 Examen global con cuestiones teórico prácticas:

Se realizará a final del curso una prueba con cuestiones y problemas relativas tanto a los contenidos teóricos como a las prácticas realizadas. En el examen se podrán consultar los materiales del curso.

Esta actividad se calificará de 0 a 10 puntos y supondrá el 50% de la calificación del estudiante en la asignatura.

2 Evaluación de las prácticas de laboratorio:

Se evaluará el trabajo realizado en las sesiones de laboratorio pues se considera que el aprendizaje de esta materia está asociado a la experimentación práctica. Se evaluarán los siguientes aspectos relativos a la realización de las prácticas:

  • Preparación previa de la práctica.
  • Manejo de las herramientas de diseño electrónico.
  • La autonomía de los estudiantes en el laboratorio.
  • El funcionamiento del diseño en la FPGA.
  • La participación de cada uno de los integrantes del grupo en cada trabajo.

Esta actividad se calificará de 0 a 10 puntos y supondrá el 30% de calificación del estudiante en la asignatura.

3 Valoración de los trabajos docentes:

Se requerirá la elaboración de un informe de los trabajos docentes propuestos y de las prácticas. Se apreciará especialmente el grado de cumplimiento de las especificaciones y el desarrollo.

Esta actividad se calificará de 0 a 10 puntos y supondrá el 20% de la calificación del estudiante en la asignatura.

La asignatura se supera con una calificación global mayor o igual que 5 puntos sobre 10.

Prueba global

Aquellos alumnos que opten por no realizar el procedimiento de evaluación progresiva, serán evaluados mediante una única prueba global al final del curso, consistente en un examen teórico-práctico a realizar en la fecha indicada por el calendario académico de la Escuela de Ingeniería y Arquitectura.

4. Metodología, actividades de aprendizaje, programa y recursos

4.1. Presentación metodológica general

El proceso de enseñanza-aprendizaje se desarrollará en tres niveles principales: clases de teoría, problemas y laboratorio, con creciente participación del estudiante.

  • En las clases de teoría se expondrán las bases teóricas del diseño digital con FPGA para aplicaciones de potencia.
  • En las clases de problemas se desarrollarán problemas y diseños representativos con la participación de los estudiantes.
  • Se realizarán prácticas de laboratorio en grupos reducidos en las que se realizarán diseños digitales en VHDL y utilizando herramientas de síntesis de alto nivel, se simularán y se probarán en una placa de desarrollo con FPGA.

4.2. Actividades de aprendizaje

Clase magistral (20 horas aproximadamente)

Sesiones expositivas y explicativas de contenidos, siempre acompañadas de ejemplos. Se presentarán los conceptos importantes y novedosos del diseño, simulación e implementación de controladores digitales en FPGAs utilizando herramientas de síntesis de alto nivel. Los materiales que se expondrán en las clases magistrales estarán a disposición de los alumnos a través del Anillo Digital Docente.

Resolución de problemas y casos (10 horas aproximadamente)

En esta actividad se resolverá un conjunto de problemas representativos. Los materiales que se expondrán en las clases magistrales estarán a disposición de los alumnos a través del Anillo Digital Docente. 

Prácticas de laboratorio (18 horas aproximadamente)

Las prácticas están estructuradas en 6 sesiones de 3 horas cada una. Es necesario realizar el trabajo previo asociado a cada práctica. Los enunciados de las prácticas estarán a disposición de los alumnos a en el Anillo Digital Docente.

Trabajos docentes (40 horas aproximadamente)

En esta actividad se realizarán los trabajos propuestos en clase y la preparación de las prácticas. En esta actividad se incluye la tutela de los trabajos (4 horas aproximadamente).

Estudio (59 horas aproximadamente)

Esta actividad comprende tanto el estudio personal encaminado a lograr el seguimiento adecuado de la asignatura, la realización de las prácticas, la preparación del examen y las tutorías.

Pruebas de evaluación (3 horas aproximadamente)

La actividad de evaluación comprende la realización del examen y su revisión.

4.3. Programa

El programa por temas que se propone para alcanzar los resultados de aprendizaje previstos es el siguiente:

  • T0: Presentación e introducción a la asignatura.
  • T1: Diseño con FPGA para etapas de potencia.
  • T2: Operaciones aritméticas en VHDL
  • T3: Simulación en VHDL de etapas de potencia.
  • T4: Moduladores. Generación digital de señales de disparo.
  • T5: Implementación de reguladores digitales. 

Se realizarán 6 sesiones de prácticas de laboratorio para aplicar los temas de la asignatura a diseños reales.

4.4. Planificación de las actividades de aprendizaje y calendario de fechas clave

Las clases magistrales y de problemas y las sesiones de prácticas en el laboratorio se imparten según horario establecido por el centro (horarios disponibles en su página web). El resto de actividades se planificará en función del número de alumnos y se dará a conocer con la suficiente antelación.

El calendario detallado de las diversas actividades a desarrollar se establecerá una vez que la Universidad y el Centro hayan aprobado el calendario académico (el cual podrá ser consultado en la página web del centro).

A título orientativo:

  • Clases de teoría y problemas-casos: cada semana hay programadas clases de teoría y/o problemas-casos en el aula.
  • Sesiones prácticas de laboratorio: el estudiante realizará sesiones prácticas de laboratorio y entregará trabajos asociados a las mismas.
  • Entrega de trabajos: se informará adecuadamente en clase de las fechas y condiciones de entrega.
  • Examen: habrá un examen de 1ª convocatoria y otro de 2ª convocatoria en las fechas concretas que indique el centro.

4.5. Bibliografía y recursos recomendados

Los materiales bibliográficos recomendados se encuentran en la página web de la biblioteca:

http://psfunizar10.unizar.es/br13/egAsignaturas.php?codigo=60837

Materiales docentes básicos disponibles en http://moodle.unizar.es 

  • Transparencias de la asignatura: son considerados los apuntes de la asignatura.
  • Enunciados de problemas y guiones de prácticas.
  • Materiales docentes complementarios: conjunto de materiales de utilidad para la asignatura: manuales de la placa de FPGA, hojas de características de componentes, etc.